次世代半導体のガラス基板にレーザー微細加工
田丸 博晴（フォトンサイエンス研究機構 特任教授）
近年のパソコンやスマホで使われる先端半導体チップは，樹脂で封止されたパッケージをばらすと，中に微細な配線用基板が入っていて，
その上に複数の半導体（小さなチップとの意でチップレットと呼ばれる）が載っている。
基板の材料は時代ごとに変遷しており，現在は，数年後のガラス基板の実用化を目指して研究開発が熱を帯びている。
ガラスの微細穴加工にはいくつかの方法が提案されているが，本研究では，学内横断で産業界のキープレーヤーとの連携体制を構築し，
レーザーのみを用いて，直径10μm以下，直径の20倍程度の深さの穴加工に成功した。
旧来，半導体製造と言えば，あらかじめ用意した微細な回路パターンを，フォトリソグラフィーと呼ばれる転写技術でシリコンの上に焼きつけてチップをつくる工程（前工程）を指していた。しかし，前工程で作られるチップの不良率は，回路の微細化と面積大型化にともなって大きくなるため，微細で大規模な半導体を，一つのチップとして製造するのは現実的ではなくなってしまった。そこで，近年ではチップレット構造とよばれる方式が採用されている。機能ごとに分けて，適切な大きさのシリコンのチップレットを製造し，良品を基板上で配線することで，極微細かつ大規模な回路を実現している。
この方式では，チップレット表面に形成された膨大な数の微細な端子に正確に配線する必要があるため，ここの組み上げ技術（パッケージング，後工程）にも，最先端の技術が必要とされるようになった。現在，配線の幅は，用途に応じて数μmから数十μm程度が使われており，基板の表と裏を結ぶスルーホールには，数十μm〜100μm程度の穴が使われている。前工程では，転写解像度を上げるめに，転写に使う光の波長を極端紫外線（波長13.5 nm, EUV光と呼ばれる）まで短くしたフォトリソグラフィーが本格的に採用されるようになり，また，AI需要などを満たすためには，さらに大面積（例えば120mm×120mmなど）のチップが必要とされているが，基板の平坦度や熱膨張率の違いなどによる配線精度の限界が指摘されており，より平坦で，熱膨張率をシリコンに合わせることのできる，ガラスの基板が注目されている。次世代基板に要求される穴あけは，さらなる微細化が必要とされる一方，ガラスは難加工かつ割れやすいという特性を持つため，現在，さまざまな加工方法が試行されている。
本研究では，半導体基板として，AGCが開発し電気的・熱的特性が優れている，EN-A1と呼ばれるガラスに対してレーザー加工のみで微細貫通穴加工を行った（図）。超短パルスの深紫外レーザーを用いることで，ガラスに直径10μm以下の穴を貫通させることに成功した。穴の深さに対する直径の比である，アスペクト比にするとおよそ20程度である。これまで，酸を使うエッチングでは高アスペクト比を実現することが困難であったが，深紫外レーザーによる直接加工ではクラックがなく，高アスペクト比を実現できることを示した。本加工は化学処理を一切伴わないため廃液処理などの環境負荷も低減できる。これは次世代半導体製造の後工程において基板のコア材やインターポーザをガラスへと移行する際に貫通穴をあける技術として，重要なマイルストーンとなる。この技術は今後半導体のさらなる微細化や複雑化するチップレット技術において貢献することが期待される。
本研究成果は，2025年5月30日に米国ダラスで開催された国際会議 ECTC（2025 IEEE 75th Electronic Components and Technology Conference）において発表された。
本研究の概念図