半導体微細化の物理的限界

入江 英嗣(情報理工学系研究科コンピュータ科学専攻 助教)

PCでお馴染みのインテルCPUでは,いよいよ8コア構成のモデルが登場する。使われているプロセスルールは45 nm。「リーク電流によってCMOS微細化は限界」という悲観論が出ていたが,high-κ素材などさまざまな技術の投入により,少なくとも2,3世代以上延命した形となっている。

半導体微細化は,計算機性能,ひいては情報技術の進歩の原動力となってきた。「ムーアの法則」に代表される急速かつ堅調な微細化は,さまざまな研究の背景となるいっぽうで,常に終焉がささやかれてきた。40年以上続いた微細化により,今では原子ひとつひとつの顔が見えており,微細化限界の影はより身近である。

微細化の物理的な限界には,素子特性と,製造手段の面がある。素子特性はおもにリーク電流の問題で,短チャネル効果やトンネル効果など,理想素子なら流れない電流を抑制できなければ限界となる。製造手段では,おもに露光精度の問題である。用いる光の波長が,言わばペンの太さに相当する。可視光波長は紫色で400 nm。現行プロセスには太すぎるペンである。

ところが,明確そうなこれらの物理的限界の予測は難しい。素子特性は短チャネル効果を経験した1 μm時にすでに限界だったはずだが,拡散層への不純物注入,材料の工夫など,問題の毎に新技術が投入されてきた。製造手段でも,16メガビット以上のDRAM製造には加速器が必要,とまで言われたが,その後,紫外線レーザ露光によって微細化は継続した。これらの努力によって,それぞれ説得力のあった終末論も1 μm,0.5 μm,0.25 μm,100 nm,...と後退を続けている。high -κ素材技術によりひとつの山を越え,国際半導体技術ロードマップでは, 2022年にチャネル長は4.5 nmという堅調な微細化を予測している。

現在,CMOSの限界は5 nm程度と言われている。しかし,平面上の微細化に加えて,三次元の集積技術も活発に研究されており,また,FinFETや単電子デバイスなどの新デバイスの研究も進んでいる。原子サイズという壁も実は壁でないかもしれない。微細化,高集積化限界の予測の難しさは,技術の進歩には際限がないこと,またいっぽうで「終末論」は実態以上に説得力をもってしまうこと,をよく表している。